第一、大多數(shù)PCB的設(shè)計(jì)師都是是精通電子元器件的工作原理，知道其相互影響，更明白構(gòu)成電路板輸入和輸出的各種數(shù)據(jù)傳輸標(biāo)準(zhǔn)。一個(gè)優(yōu)秀的電子產(chǎn)品不但需要有優(yōu)秀的原理圖，更需要PCB布局和走線的人，而后者對最終電路板的成敗起到至關(guān)重要的作用。但是，原理圖設(shè)計(jì)師對優(yōu)秀的版圖技術(shù)懂得越多，避免出現(xiàn)重大問題的機(jī)會(huì)就越多。

　　第二、噪聲問題的處理。隨著設(shè)計(jì)PCB速度的提高，并發(fā)開關(guān)噪聲、并發(fā)開關(guān)輸出、振鈴、串?dāng)_地線反彈和電源噪聲等等也隨之出現(xiàn)。要解決這些問題，還要對癥下藥：

　　A、振鈴和串?dāng)_。對于關(guān)鍵信號線一定要注意串?dāng)_問題，常用的就是運(yùn)用差分信號，走線用差分對走線，這樣能從根本上消除感應(yīng)影響，有助于減小返回路徑中的感應(yīng)電流產(chǎn)生的“反彈”噪聲。

　　B、注意阻抗匹配。我曾經(jīng)做過天線匹配電路，阻抗匹配起到至關(guān)重要的作用。現(xiàn)在100Ω特征阻抗已經(jīng)成為差分連接線的行業(yè)標(biāo)準(zhǔn)值。100Ω的差分線可以用兩根等長的50Ω單端線制作。由于兩根走線彼此靠近，線間的場耦合將減小線的差模阻抗。為了保持100Ω的阻抗，走線的寬度必須減小一點(diǎn)。結(jié)果，100Ω差分線對中每根線的共模阻抗將比50歐略為高一點(diǎn)。如果實(shí)在不想這么折騰，在做PCB的時(shí)候，與生產(chǎn)廠家商定什么走線需要什么樣的阻抗。

　　C、去耦和旁路電容的使用。一般情況下，去耦電容器有助于減小PCB的電源與地平面之間的電感，控制PCB上各處的信號和IC 的阻抗。旁路電容提供一個(gè)干凈的電源(提供一個(gè)電荷庫)。通常我們在方便PCB布線的任何地方都應(yīng)布置去耦電容。對于電容的使用，應(yīng)該注意的一點(diǎn)就是，去耦電容的布線應(yīng)該盡可能的短。

　　第三、布局問題。我們都知道，PCB設(shè)計(jì)中最關(guān)鍵的連接設(shè)計(jì)最短和最直接的路徑，這樣可以用最簡單的做法獲得最好的效果，這樣，何樂不為呢?

　　第四、時(shí)鐘信號的處理。相信做PCB設(shè)計(jì)的都在經(jīng)受或者準(zhǔn)備經(jīng)受時(shí)鐘信號干擾的問題。因?yàn)殓娋€走線太長太長或經(jīng)過信號線等等，都就會(huì)為下游放大抖動(dòng)和偏移，尤其是時(shí)鐘速度增加的時(shí)候。首先，PCB設(shè)計(jì)時(shí)應(yīng)該避免使用多個(gè)層來傳輸時(shí)鐘，并且不要在時(shí)鐘線上有過孔，因?yàn)檫^孔將增加走線的阻抗變化和信號的反射。其次，如果必須用內(nèi)層來布設(shè)時(shí)鐘，那么上下層應(yīng)該使用地平面來減小延遲。再次，如果電源平面上不幸引入時(shí)鐘噪聲會(huì)增加PLL抖動(dòng)，那么在修改PCB設(shè)計(jì)時(shí)可以創(chuàng)建一個(gè)“電源島”，這種技術(shù)可以利用金屬平面中的較厚蝕刻來實(shí)現(xiàn)PLL模擬電源和數(shù)字電源的隔離。

　　第五、參考設(shè)計(jì)方案?，F(xiàn)在任何MCU都會(huì)給出其對應(yīng)的參考設(shè)計(jì)，雖然這些電路板通常是為多種用途設(shè)計(jì)的，不見得與你做的設(shè)計(jì)需求剛好匹配。但是，它們?nèi)钥梢宰鳛閯?chuàng)建解決方案的起點(diǎn)。從中我們可以看出關(guān)鍵部分的走線和擺位，這對于設(shè)計(jì)的成功率來說，也是一個(gè)很大的提高。

關(guān)注[恒成和線路板]微信公眾平臺(tái)，了解更多行業(yè)資訊和最新動(dòng)態(tài)！（微信號：PCBHCH）